FPGAに関わるASIC屋が、今すぐ知っておきたい量産FPGAの世界（6） ASICとFPGAの住み分けはどうなる？

話者紹介

• • 

  • 髙島 淳～ASICエンジニア株式会社テクノプロ　テクノプロ・デザイン社

    1987年よりLSIに携わる。入社後、論理シミュレーションし試作品の作成、LSIのテスターで電気的特性の評価といった一連の業務を担当。その後タイミング設計と論理設計を15〜20年間従事する。
    当初はgate arrayだったが、その後特定用途向けのASICの開発、論理設計だけでなくお客様との折衝も担当し30年ほど関わる。

• • 

  • 坂野 祐史～FPGAエンジニア株式会社テクノプロ　テクノプロ・デザイン社

    半導体メーカーにてLSI設計開発
    主にキャッシュディスペンサー・自動改札機・航空券発券機・PCのCD-RAMドライブなどの製品に関わる。
    2000年10月　テクノプロ・デザイン社に入社
    ・自動車向け、エンジン制御・エアバッグ　Etc　マイコン設計開発
    ・ディスプレイ搭載回路基板設計開発、FPGA設計に従事。
    仕様設計-詳細設計-試作-量産まで携わる。 また、現地中国人（上海）設計者指導、教育、アドバイザーまで様々なプロジェクトに関わる。 ・2017年4月　CDA（キャリアデザインアドバイザー）着任
    支店技術部組織構築補助、技術社員（エンジニア）のスキルアップ支援

  ファシリテーター紹介

  北原 ー  真樹

  株式会社テクノプロ　テクノプロ・デザイン社
  1997年　株式会社テクノプロ　テクノプロ・デザイン社に新卒入社
  人工衛星回路設計・ECU装置設計など約20年経験
  現在、採用部門部長

  ASICとFPGAの住み分けはどうなる？

  北原 ー  ASICはなくならない、一方FPGAはこれから流行っていく、どういったところで住み分けをしていくんですかね？

  髙島 ー  スピードを上げ消費電力を抑えことを突き詰めるならASICが有利ですね。 難易度を下げた開発をするならFPGAです。
  ASICでは消費電力を止めるためにクロック・ゲーティングをすることで抑えられるのですが、FPGAではできないのかな、と。
  ネットで見たことはあるのですが、ASICのようなこまめな止め方はできないと感じています。（参照： https://www.macnica.co.jp/business/semiconductor/articles/intel/132954/）
  省電力化・高スピード化はASICなのかなと。

  北原 ー  FPGAはどこで生きていくんですかね？あまり電力に限らない例えば工業製品とか・・・。 電化製品でFPGAを量産化していたのはAC電源につながっていたからですか？

  坂野 ー  それもあります。
  ASICは細かい電源設計が可能です。
  例えばメイン電源が落ちても、実はボタン電池とも繋がっていて、ASICのある一部、つまりカレンダーとか時計だけに電源供給されていると。そして、復旧したタイミングで時計は正確に時間を刻んでいた、こういうことが可能です。
  一方FPGAは電源が落ちたら終わりです。

  髙島 ー  DFTも議論したかったな、、、

  坂野 ー  そうですね DFTはFPGAのチップ製造メーカーが出荷の段階でスキャン等行いテストしているので、ほぼ無いかと思います。

  おわりに～ASIC屋髙島の目から見たFPGA

  インタビューの後、振り返ってみて、FPGAの量産化について、色々と留意するべきことがあるという印象を受けました。
  
  インタビューの中で、FPGAでは四隅（左上、左下、右上、右下）にPLLが配置され、 四隅に機能単位にブロック分けを行い、それぞれのブロック間は同期設計しない、 というお話をされていました。
  この使い方は、全てのFPGA設計者が認識するべきことになりますが、 そうなっていることを確認する手段が必要だと感じました。
  皆が意識して使いこなせないといけないですね。
  この四隅のPLLから出力するクロックは同じ周波数だとしても、 物理的に異なるPLLであるので、その位相関係は保証できないものになります。
  PLLはアナログ回路で出力するクロックにはサイクルジッター等、クロック揺らぎが あるので、異なるクロックという認識で非同期設計の扱いをする必要性があります。
  
  インタビューの最後にDFTの話を少しだけしましたが、 FPGAでは論理回路の情報が未実装の状態でDFTを実施しているとのことでした。 その際、そうであれば大丈夫かなとも思いましたが、後から疑問が湧いてきてしまいました。 DC DFT（定常状態、信号変化のない期間のDFT）はできているとしても、 AC DFT（at-speed test：実動作周波数のテスト）はできていない、 IDDQ（電流測定テスト）もできていないと思われます。
  
  AC DFTは信号伝搬遅延が増大するという遅延故障を検出するために実施されます。
  実動作(at-speed)におけるFFとFF間（同期設計経路）にて転送できるか否かをテストします。
  ASICでは、論理回路に対して、ATPGのアルゴリズムを使って、テストパターンを自動生成しています。 そのテストされる割合を故障検出率として算出し品質の指標としています。
  
  IDDQテストは電源電流の測定を行い、故障を見つけるために実施されます。
  CMOS回路ではトランジスタがスイッチング動作をしていない静止時において、 チップの電源電流はごくわずかしか流れません。故障が発生すると、大きな電流が流れます。
  この現象に着目し、静止時の電源電流を測定して故障を検出します。
  チップ内で隣接する配線に電圧差があるとき、故障としてショートすると電流が流れ、 大きな電流になります。
  ASICでは、論理回路と実際の配線情報（隣接配線の情報）に対して、ATPGアルゴリズムを使って、 テストパターンを自動生成しています。
  
  ASICでも、30年前はDFTもDC的なことしか考慮していませんでした。
  15年前あたりから、実動作周波数にてAC的にDFTを行う必要があることが強調されてきました。
  技術の進歩とともに必要に応じて検証内容も増えて来ています。
  ASICで増えて来た検証方法が、FPGAにて取捨選択されるのかという懸念があります。
  
  ASICと同じようにFPGAは今後量産に向かうのであれば、 ASICエンジニアとFPGAエンジニアの間において、会話の継続が必要だと感じました。
  ある時期の常識で止まっていると、検証すべきこと、確認すべきことが漏れていってしまいます。
  
  少し話が飛躍してしまいますが、 今のコロナ渦、日本の医療体制の脆さを指摘されている話をテレビで見たりします。
  なぜ、もっと早く（SARS、MARS流行の際に）体制を整えておかなかったのか、と指摘されています。
  東日本大震災の際も、原発に対して、なぜ予め、津波対策をしていなかったのかと指摘されていました。 ある時期には、そこまで深刻に考える必要がないだろうと考えていたことが、事件が起こった後に、 手遅れだったことを思い知らされます。
  同じようなことが、ものづくりの現場で起こらないことを願います。
  
  ある設計手法を踏襲して（流用して）、進める設計も多くありますが、 これから設計しようとしていることに、その手法が使えるのか否か、確認する人や仕組みが必要です。
  前機種の設計を踏襲しているから大丈夫と安易に考えてはいけない、 原理原則に立ち返って、ものづくりを考える必要があると改めて感じます。